

# QUESTÕES AULA 9 TEORÍA

**Problema 9.1.** Considere o contador ilustrado na figura. Utilizando o mínimo de lógica combinatória adicional, ligue dois contadores deste tipo de modo a concretizar um contador binário com módulo 60 (ex: 0,1,2,…57,58,59,0,1,2, …).





Solução






**Problema 9.2.** Considere o registo de deslocamento ilustrado na figura ao lado. Utilizando o mínimo de lógica combinatória adicional e assumindo um deslocamento à <u>direita</u>, ligue dois registos deste tipo de modo a implementar um circuito que realize:

- A conversão série-paralelo de um sinal de entrada $X_{in}$ correspondente a uma sequência de bits, de forma a mostrar nas saídas $Q_i$ os últimos 8 bits do sinal de entrada;
- A detecção do padrão de bits "01111110" nas saídas $Q_i$ do registo;
- O carregamento paralelo do padrão "11011011" sempre que o padrão "01111110" for detectado na saída do registo.



Solução





**Problema 9.3.** Pretende-se implementar um circuito que implemente o padrão de contagem representado na Figura, correspondente a um sinal de 8 bits ($b_0$ a $b_7$). Este padrão corresponde à contagem de 8 estados, que se repetem ao longo do tempo:


a) Utilizando o mínimo de lógica combinatória adicional, ligue dois registros Multi-modo apresentados na Figura de modo a implementar o circuito gerador deste padrão;


b) Indique na tabela, para cada estado, a operação e valor de ($S_1$,$S_0$) realizada pelo registros Multi-modo.




| | | | | | | | | | REG1 | | REG2 | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| ESTADO | $b_7$ | $b_6$ | $b_5$ | $b_4$ | $b_3$ | $b_2$ | $b_1$ | $b_0$ | ($S_1$,$S_0$) | Operação | ($S_1$,$S_0$) | Operação |
| E0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | | | | |
| E1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | | | | |
| E2 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | | | | |
| E3 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | | | | |
| E4 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | | | | |
| E5 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | | | | |
| E6 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | | | | |
| E7 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | | | | |
| E0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | | | | |
| E1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | | | | |
| E2 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | | | | |

Solução




REG 1

F—> 7 —> 3 —> 1 —> 0 —> 0 —> 0 —> 0 —> F —> ...

SHR —> SHR —> SHR —> SHR —> SHR —> SHR —> SHR —> LOAD—> SHR...


REG 2

F—> F—> F—> F—> F—> 7 —> 3 —> 1 —> F—>

SHR —> SHR —> SHR —> SHR —> SHR —> SHR —> SHR —> LOAD—> SHR...


**Problema 9.4.** Pretende-se implementar um circuito que implemente o padrão de contagem representado na Figura, correspondente a um sinal de 8 bits ($b_0$ a $b_7$). Este padrão corresponde à contagem de 8 estados, que se repetem ao longo do tempo:


a) Utilizando o mínimo de lógica combinatória adicional, ligue dois registros Multi-modo apresentados na Figura de modo a implementar o circuito gerador deste padrão;
b) Indique na tabela, para cada estado, a operação e valor de ($S_1$,$S_0$) realizada pelo registros Multi-modo.




| ESTADO | $b_7$ | $b_6$ | $b_5$ | $b_4$ | $b_3$ | $b_2$ | $b_1$ | $b_0$ | REG1 ($S_1$,$S_0$) | REG1 Operação | REG2 ($S_1$,$S_0$) | REG2 Operação |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| E0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | | | | |
| E1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | | | | |
| E2 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | | | | |
| E3 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | | | | |
| E4 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | | | | |
| E5 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | | | | |
| E6 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | | | | |
| E7 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | | | | |
| E0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | | | | |
| E1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | | | | |
| E2 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | | | | |

Solução




REG 1

0—> 8 —> C —> E —> F —> 7 —> 3 —> 1 —> 0 —> ...


SHR —> SHR —> SHR —> SHR —> SHR —> SHR —> SHR —> LOAD—> SHR...

REG 2


0—> 1—> 3—> 7—> F—> E —> C —> 8 —> 0—> ...


SHL —> SHL —> SHL —> SHL —> SHL —> SHL —> SHL —> LOAD—> SHL...

**Problema 9.5.** Pretende-se implementar um circuito que implemente o padrão de contagem em hexadecimal 03→86→C9→EC→FF→03→86..., correspondente a um sinal de 8 bits ($b_0$ a $b_7$). Este padrão corresponde à contagem de 5 estados, que se repetem ao longo do tempo. Utilizando o mínimo de lógica combinatória adicional, ligue dois registros Multi-modo apresentado na Figura de modo a implementar o circuito gerador deste padrão



## Solução




REG 1

0 —> 8 —> C —> E —> F —> 0 —> ...


SHR —> SHR —> SHR —> SHR —> LOAD —> SHR —> ...

REG 2

3 —> 6 —> 9 —> C —> F —> 3 —> ...

ADD —> ADD —> ADD —> ADD —> LOAD —> ADD —> ...


**Problema 9.6.** Obtenha a forma de onda para a saída Q de 4-bits do registrador Multi-modo apresentado.




| s1 | s0 | Operação |
|---|---|---|
| 0 | 0 | Manter valores atuais |
| 0 | 1 | Desloca à esquerda |
| 1 | 0 | Desloca à direita |
| 1 | 1 | Carga paralela |





Solução





**Problema 9.7.** Projete um circuito que fornece a sequencia apresentada usando o contador dado e portas logicas de duas entradas.



Solução




| | | |
|---|---|---|
| CLK0 | 000 | count |
| CLK1 | 001 | count |
| CLK2 | 010 | load |
| CLK3 | 100 | count |
| CLK4 | 101 | count |
| CLK5 | 110 | reset |


| C2 | C1 | C0 | load/count' | reset | L2 | L1 | L0 |
|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | — | — | — |
| 0 | 0 | 1 | 0 | 0 | — | — | — |
| 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | — | — | — |
| 1 | 0 | 1 | 0 | 0 | — | — | — |
| 1 | 1 | 0 | — | 1 | — | — | — |

Fazendo os Mapas de Karnaugh

load/count'=c2'c1 L2=1
reset=c2c1 L1=0
L0=0


**Problema 9.8.** Considere o contador de 4 bits com *load*, *count* e *reset*. Utilizando o mínimo de lógica combinatória adicional, implemente um circuito que realize a contagem binária da sequência de todos os números ímpares entre 13 e 27 (i.e.: …,13,15,17,19,21,23,25,27,13,15,17,…)

Solução




Problema 9.9. Complete o diagrama de ondas, o qual descreve o funcionamento do circuito apresentado. Atenção: todas as partes em cinza do diagrama devem ser completadas.

Solução





**Problema 9.10. (Prova 2020.2)** Pretende-se obter um circuito que implemente o padrão de contagem cíclico de 6 estados em hexadecimal 0 →1 →3 →6 →d →b →0 →1..., correspondente a um sinal de saída C de 4 bits, C = {c3c2c1c0}. Implemente o circuito gerador deste padrão:

1) Utilizando apenas um registrador Multi-modo, apresentado na Figura (a) e o mínimo de lógica combinatória adicional;
2) Utilizando apenas um contador com carga e *reset*, todos síncronos com o relógio, apresentado na Figura (b) e o mínimo de lógica combinatória adicional.


Dica : Considere o estado inicial, C = ”0000”, na saída do contador e registrador Multi-modo.

Sequencia: 0—> 1 —> 3 —> 6—> d —> b —> 0 ...





## Solução




**Problema 9.11.** Pretende-se obter um circuito que implemente o padrão de contagem cíclico de 6 estados em hexadecimal 0 →3 →6 →9 →C →F →0 →3..., correspondente a um sinal de saída C de 4 bits, C = {c3c2c1c0}. Implemente o circuito gerador deste padrão:

3) Utilizando apenas um registrador Multi-modo, apresentado na Figura (a) e o mínimo de lógica combinatória adicional;
4) Utilizando apenas um contador com carga e *reset*, todos síncronos com o relógio, apresentado na Figura (b) e o mínimo de lógica combinatória adicional.

Dica : Considere o estado inicial, C = ”0000”, na saída do contador e registrador Multi-modo.





## Solução



**Problema 9.12.** Considere a operação aritmética Y=(194/3)A+B sendo A e B de 6 bits e Y é a saída do valor inteiro da operação de 12 bits. Obtenha o circuito que implemente dita equação com uma margem de erro em decimal de 0.05.


Equação Y=(194/3)A+B=64,66A+B

Primeira aproximação: 64A+B





*Margem de erro > 0,05*

Segunda aproximação: 64,5A+B=64A+A/2+B




*Margem de erro > 0,05*

Terceira aproximação: 64,625A+B=64A+A/2+A/8+B




*Margem de erro < 0,05*